Ders Adı FPGA Tabanlı Tasarım
Ders Kodu EEM-271
Dersin Türü Zorunlu
Ders Biriminin Seviyesi Lisans
Yıl 2
Dönem 4.Yarıyıl
AKTS 3
Dersi Veren(ler) Tuna Göksu
Dersin Yardımcıları
Ders İşleme Biçimi Yüz Yüze
Önkoşul Dersleri
Dersin İçeriği Tasarım Kavramları, Programlanabilir yapılara giriş, FPGA’lar için Tasarım, HDL’e Giriş, Kapı seviyesi modelleme, Veri Akışı Modelleme, Davranışsal Modelleme, Sonlu Durum Makineleri ile tasarım.
Dersin Verildiği Diller Türkçe
Dersin Amacı Dersin amacı, karmaşık sayısal bir devrenin, sayısal devre tasarım kuralları ve HDL kullanılarak, FPGA ile tasarımının, simülasyonunun ve testinin yapılmasını sağlayacak becerilerin kazandırılmasıdır.
Ders Yapısı
Temel/Alana Özgü Mesleki Dersler 30
Uzmanlık/Program Dersi 70
Destek Dersi 0
Beceri,İletişim ve Yönetim Becerileri Dersi 0
Aktarılabilir Beceri Dersi 0
Matematik ve Temel Bilimler 0
Temel Eğitim 0
Ders İşleme Şekli
Sınıf Dersi 100
Sınıf Dersi açıklama 0
Problem Saati 0
Problem Saati Açıklama 0
Laboratuvar 0
Laboratuvar Açıklama 0
Diğer 0
Diğer Açıklama 0
No Dersin Kazanımları  
1 Programlanabilir yapılar arasındaki farkları bilmek
2 HDL dilininin mantığını ve kabiliyetlerini bilmek
3 Kapı seviyesi, veri akışı ve davranışsal modelleme teknikleri bilmek ve kullanabilmek
4 Benzetim ve sentezleme araçlarını kullanarak temel seviyede FPGA projesi geliştirebilmek
5 Sonlu durum makineleri ile tasarım yapabilmek
DERSİN KAZANIMLARI / PROGRAM YETERLİKLERİ İLİŞKİ MATRİSİ
DKPÇ1PÇ2PÇ3PÇ4PÇ5PÇ6PÇ7PÇ8PÇ9PÇ10PÇ11PÇ12PÇ13
1
2
3
4
5
5-Çok Yüksek İlişkili 4- Yüksek İlişkili 3-Orta İlişkili 2- Zayıf İlişkili 1-İlişkisiz
Hafta Konular  
1 Programlanabilir Mantık Elemanlarına genel bir bakış, CPLD ve FPGA ler, FPGA mimarisi
2 FPGA Yapısı, FPGA Tabanlı sayısal tasarıma giriş
3 Donanım tanımlama dilleri: Verilog ve VHDL, Modelleme yöntemleri: kapı seviyesi, veri akışı ve davranışsal yöntemler
4 Verilog diline giriş
5 Kapı seviyesi modelleme yöntemi
6 Modelleme, benzetim ve sentezleme araçları, MODELSİM Kullanımı
7 Veri akışı modelleme yöntemi
8 Quartus programı ile proje gerçekleştirme
9 Davranışsal modelleme yöntemi
10 Davranışsal modelleme yöntemi
11 Uygulamalar ve problem çözümleri 1
12 Sonlu Durum Makineleri (FSM), Durum diyagramı (State Diagram) tabanlı tasarım
13 Uygulamalar ve problem çözümleri 2
14 Kullanışlı Modelleme Teknikleri
No Program Çıktısı Katkı Düzeyi
1 Fen bilimleri, matematik, bilişim teknolojileri, hesaplama-planlama yöntemleri ve Elektrik-Elektronik Mühendisliğinin gerektirdiği konularda yeterli düzeyde bilgi sahibidir. 2
2 Fen bilimleri, matematik, bilgisayarlı hesaplama-planlama yöntemleri ve Elektrik-Elektronik Mühendisliği ile ilgili bilgileri kullanarak bir problemi tanımlar ve analiz eder. 2
3 Elektrik-Elektronik Mühendisliği alanındaki problemlerin çözümü için güncel bilgiye erişir, veri tabanlarını kullanır, literatür taraması yapar. 1
4 Güncel ekipman, teknik, bilişim teknolojileri ve yöntemleri kullanarak bilgisayar ortamı veya gerçek ortamda deney tasarlar, yapar, sonuçlarını analiz eder ve yorumlar. 1
5 Elektrik-Elektronik Mühendisliği alanındaki problemlerin çözümünde güncel mühendislik ekipmanları, teknikleri, yöntemleri ve bilişim teknolojilerini kullanır. 2
6 Elektrik-Elektronik Mühendisliği alanındaki problemleri çözmek için gerçekçi kısıtları göz önüne alarak modern teknik ve ekipman ve bilişim araçlarını kullanarak sistem, süreç, cihazları da içerebilen çözümler tasarlar. 2
7 Mesleki ilkelerin bilincinde ve etik sorumluluk sahibidir. Ayrımcılık yapmama, tarafsızlık gibi konularda bilinçlidir. 1
8 Süreç, sebep ve sonuçlar arasında ilişki kurar, analiz eder ve yorumlar. 1
9 Bireysel olarak veya takım halinde disiplin içi veya disiplinler arası çalışma yapar. 1
10 İnovasyon, girişimcilik, risk yönetimi, değişim gibi hususları içeren proje önerisi, planlaması ve yönetimi yapar. 1
11 Sahip olduğu teknik konularda uygun düzeyde yazılı ve sözlü iletişim becerilerine sahiptir. Bu durumlar için İngilizce dilini de kullanır. 1
12 Gelişen teknolojiyi takip eder, kullanır, mevcut teknoloji ile farkını irdeler, sürekli kendini yeniler. 1
13 Mühendislik uygulamalarının toplum, sağlık, çevre, güvenlik, ekonomi üzerindeki etkileri ve hukuki sonuçları hakkında bilgi sahibidir. 1
Yarıyıl İçi Çalışmaları Sayısı Katkı Payı
Ara Sınav 1 75
Kısa Sınav 0 0
Ödev 4 25
Devam 0 0
Uygulama 0 0
Labaratuvar 0 0
Proje 0 0
Atölye 0 0
Seminer 0 0
Arazi Çalışması 0 0
Sözlü sınav 0 0
Portfolyo 0 0
Doküman İncelemesi 0 0
Performans değerlendirme 0 0
Sunum 0 0
Alan Çalışması 0 0
Vaka Çalışması 0 0
Video Kaydı 0 0
Öz değerlendirme 0 0
Akran Değerlendirme 0 0
Eşleştirme Testleri 0 0
Çoktan seçmeli test 0 0
Kısa Cevaplı test 0 0
Kontrol listeleri 0 0
Dereceleme Ölçekleri 0 0
Zihin Haritalama 0 0
Araştırma yazısı 0 0
Çevrimiçi anket 0 0
Çevrimiçi Kısa sınav 0 0
TOPLAM 100
Yıliçinin Başarıya Oranı 40
Finalin Başarıya Oranı 60
TOPLAM 100
AKTS kredilerinin belirlenmesinde öğrenci işyükü anketlerinden faydalanılmaktadır.
Etkinlik Sayısı Süresi Toplam
Ders Süresi (Sınav Haftaları Hariç) 14 3 42
Sınıf Dışı Ders Çalışma Süresi 14 1 14
Ödevler 4 2 8
Sunum/Seminer 0 0 0
Proje 0 0 0
Laboratuar Çalışması 0 0 0
Arazi ya da Alan Çalışması 0 0 0
Kısa Sınav 0 0 0
Araştırma 0 0 0
Rapor Yazma/Rapor sunumu 0 0 0
Vaka İncelemesi 0 0 0
Staj 0 0 0
Uygulama/Materyal Hazırlama 0 0 0
Tez Çalışması 0 0 0
Ara Sınavlar 1 10 10
Yarıyıl Sonu Sınavı 1 10 10
İşyükü Saati (30) 0
Toplam İşyükü / Saat 84    
Dersin Akts Kredisi 3    
Ders Notu Verilog HDL: A Guide to Digital Design and Synthesis, Second Edition, Samir Palnitkar, Prentice Hall
Diğer Kaynaklar Verilog HDL: A Guide to Digital Design and Synthesis, Second Edition, Samir Palnitkar, Prentice Hall
Materyal
Dökümanlar Verilog HDL: A Guide to Digital Design and Synthesis, Second Edition, Samir Palnitkar, Prentice Hall
Ödevler Verilog HDL: A Guide to Digital Design and Synthesis, Second Edition, Samir Palnitkar, Prentice Hall
Sınavlar Ara sınav ve dönem sonu sınavı
Materyal Diğer
Planlanmış Öğrenme Faaliyetleri ve Öğretim Yöntemleri











Course Weekly Schedules